Сотрудник Google Дэниел Могими (Daniel Moghimi) обнаружил уязвимость процессоров Intel, которая позволяет похищать ключи шифрования, пароли, электронные письма и сообщения, а также банковские данные. Проблема затрагивает чипы от Skylake до настольных Alder Lake и серверных Ice Lake, то есть до решений предпоследнего поколения. Уязвимость Downfall (INTEL-SA-00828) эксплуатируется через инструкции AVX2 и AVX-512 посредством атаки, которую Intel назвала Gather Data Sampling (GDS).

Источник изображения: Christian Wiediger / unsplash.com

Уязвимость связана с векторными инструкциями AVX2 и AVX-512 и реализуется в процессе сбора данных. Могими утверждает, что его методы атаки Downfall используют инструкцию gather, которая «сливает содержимое внутреннего файла векторного регистра во время спекулятивного выполнения». Gather является частью оптимизаций памяти в процессорах Intel и используется для ускорения доступа к разрозненным данным в памяти. Однако, как объясняет Могими: «Инструкция gather, по-видимому, использует временной буфер, разделяемый между потоками CPU, и транзитно передает данные более поздним зависимым инструкциям, причем данные принадлежат другому процессу и выполнению gather, работающим на одном ядре».

Могими разработал две техники атаки Downfall: Gather Data Sampling (GDS) и Gather Value Injection (GVI) — объединяющая GDS с техникой Load Value Injection (LVI). Используя технику GDS, Могими смог похитить 128- и 256-разрядные криптографические ключи AES отдельной от контролируемой им виртуальной машины, причем каждая виртуальная машина работала на отдельных потоках одного и того же ядра процессора. Менее чем за 10 секунд, по 8 байт за раз, исследователю удалось похитить ключи AES и объединить их для взлома шифрования.

Как видно, уязвимость легко воспроизводится в лабораторных условиях, но не позволяет целенаправленно похищать определённые данные в памяти, ограничиваясь только тем, что находится в доступном контексте. Downfall будет частично нейтрализована программным методом — сейчас Intel координирует выпуск микрокода с партнёрами по прошивкам и ОС. Уязвимость имеет высокий приоритет, поэтому по умолчанию исправляющий её фрагмент будет активен, но администраторы систем при необходимости смогут его деактивировать — эта опция будет доступна в Windows, Linux и VMM. В облачных инфраструктурах вопрос придётся решать через поставщика услуг.

В большинстве рабочих нагрузок обновленный микрокод на производительность процессора влияния не оказывает, но если речь идёт о нагрузках, связанных с уязвимыми инструкциями AVX2 и AVX-512, то оно может быть ощутимым, признали в Intel — эти инструкции наиболее востребованы в сфере высокопроизводительных вычислений (HPC). Примечательно, что Intel позиционирует набор AVX-512 как важнейшее конкурентное преимущество, но теперь ей пришлось заявить, что в большинстве рабочих нагрузок эта функция интенсивно не используется, и значительной потери производительности не ожидается.

Уязвимость Downfall эксплуатируется только в том случае, когда на том же ядре целевого процесса находится другой пользователь, добавили в Intel. Таким образом в куда большей опасности находятся облачные системы, а не настольные. В теории при многих рабочих нагрузках HPC отдельным пользователям выделяются отдельные ядра, а значит, устраняющую уязвимость опцию можно будет отключить, чтобы вернуться на полную производительность. В общем случае при наличии значительных рабочих нагрузок AVX2 и AVX-512 рекомендуется произвести замеры производительности с активной и деактивированной опцией, оценить связанные с уязвимостью риски и принять окончательное решение.

В intel перечислили, какие процессоры затронула уязвимость Downfall:

• семейство Skylake (Skylake, Cascade Lake, Cooper Lake, Amber Lake, Kaby Lake, Coffee Lake, Whiskey Lake, Comet Lake);
• семейство Tiger Lake;
• семейство Ice Lake (Ice Lake, Rocket Lake).

Речь идёт о настольных и серверных процессорах. Производитель подчеркнул, что чипы последнего поколения Sapphire Rapids уязвимость не затронула. Raptor Lake, по всей видимости, тоже не пострадали.

Вместе с расширениями архитектуры APX, компания Intel представила сегодня новый набор команд AVX10 (Advanced Vector Extensions 10). Он является дальнейшим развитием AVX-512 и будет поддерживаться в перспективных гибридных процессорах не только производительными, но и энергоэффективными ядрами.

Основная цель внедрения AVX10 — подведение векторных инструкций, которые могут выполняться разными типами ядер Intel, под единый стандарт. Актуальный набор векторных инструкций AVX-512 позволяет работать с 512-битными операндами, однако поддерживается исключительно большими P-ядрами. Маленькие E-ядра имеют лишь 256-битные регистры, поэтому AVX-512 в них не работает. Это приводит к тому, что в гибридных процессорах вроде Alder Lake или Raptor Lake поддержку AVX-512 приходится отключать.

Набор AVX10 должен решить эту проблему, однако несколько своеобразным способом. Регистры шириной 512 бит в E-ядрах не появятся, но он позволит выполнять одни и те же векторные инструкции набора AVX-512 как P-, так и E-ядрами, но применительно к регистрам разной размерности: в первом случае – 512, а во втором — 256 бит. Вопрос совместимости результатов операций Intel собирается решить добавлением в AVX10 флага размерности AVX512VL и специальных 256-битных инструкций со встроенным округлением.

По утверждению Intel, все имеющиеся программы с поддержкой AVX-512 сохранят работоспособность и тот же уровень производительности при исполнении на ядрах с поддержкой 512-битных регистров и инструкций AVX10. Однако перекомпиляция под AVX10 программ, использующих набор AVX2, позволит получить прирост производительности за счёт задействования более эффективных команд и дополнительных 16 регистров. Кроме того, общая производительность программ, использующих AVX10, при их исполнении на гибридных процессорах, будет выше за счёт того, что часть нагрузки сможет перенаправляться на E-ядра.

Первая версия AVX10, обозначенная в документации Intel как AVX10.1, появится в серверных процессорах Granite Rapids, которые должны выйти в 2024 году. Однако в них работа с 256-битными регистрами реализована пока не будет, а совместимость с AVX10 будет обеспечиваться лишь на уровне P-ядер. Иными словами, речь идёт лишь о первом переходном этапе к внедрению нового набора. Полноценная же реализация AVX10 в виде версии AVX10.2, работающей как с 512-, так и с 256-битными регистрами, намечена на более поздний срок.

С переходом на AVX10 дальнейшее развитие AVX-512 замораживается, а все вызовы 512-инструкций в перспективных процессорах будут происходить через AVX10. Что же касается ещё одного продвигаемого Intel набора команд, AMX (Advanced Matrix Extensions), то он сохранит свою актуальность и после перехода к AVX10.