Fall Processor Forum 2004: процессоры завтрашнего дня

Среди крупнейших всемирных индустриальных форумов, проводящихся ежегодно китами компьютерной индустрии, по пальцам одной руки можно пересчитать серьезные научно-технические конференции, действительно привносящие свежую струю информации о полупроводниках будущего. Все основные мероприятия, какими бы они ни были крупными и зрелищными, как правило, рассчитаны на зевак, журналистов и торговых партнеров, с которыми "за кулисами стендов" заключаются договора о поставке новинок. Серьезные технологические симпозиумы, как правило, проходят при закрытых дверях и рассчитаны больше на специалистов, чем на широкую публику. Между тем, внимательно разобравшись даже с усеченной информацией, попадающей в Сеть, можно с достаточной долей вероятности прогнозировать стратегические пути дальнейшего развития той или иной отрасли, что, как правило, подтверждается в ближайший год анонсами о появлении новинок в рознице.

Не исключение из этого списка - одна из наиболее серьезнейших мировых конференций, Fall Processor Forum (FPF, ранее - Microprocessor Forum), посвященная архитектурам процессоров и проводимая под эгидой аналитической компании In-Stat/MDR с участием и при активном содействии и спонсорстве большинства производителей, так или иначе связанных с процессорами. Можно отметить, что с некоторых пор разве что Intel не столь активно, как раньше, принимает участие в MPF. Оно и понятно - для популяризации свих разработок Intel уже приличное время проводит два раза в год свой собственный научно технический Форум для разработчиков - IDF, на котором, главным образом, и преподносятся ее процессорные новинки. Впрочем, Intel все равно будет присутствовать в этой статье - незримо, по аналогии с 3-спальной кроватью "Ленин всегда с нами" из старинного советского анекдота. Ибо как не крути, а сравнивать и даже противопоставлять варианты архитектур придется, не без этого. Остальные игроки процессорного рынка, как правило, если и не приурочивают к FPF анонс своих новых архитектур, тем не менее, не упускают возможности рассказать что-нибудь действительно новое.

Передавая дух и настроения докладчиков на FPF 04 в виде отдельных зарисовок о докладах различных компаний, мне бы хотелось не только рассказать о наиболее свежих частных случаях архитектурных решений, но также передать общие тенденции индустрии.

Как известно, с 4 по 6 октября "под одной крышей" были объединены сразу три конференции, считавшиеся ранее самостоятельными - Microprocessor Forum, Embedded Processor Forum и MEMS Executive Forum, главное внимание по праву занимали доклады на тему современных и перспективных архитектур производительных процессоров для настольных, мобильных и серверных систем. Сейчас ключевой тенденцией в этом секторе по праву называют переход от практики одноядерных универсальных архитектур к широкому внедрению специализированных, интегрированных на одном кристалле "систем в чипе" (System-on-Chip, SoC), а также к многоядерным дизайнам и поддержке многопоточных сценариев обработки данных. Второй особенностью активно разрабатываемых в настоящее время процессорных структур называют реализации поддержки дополнительных инструкций для ускорения производительности при выполнении специфических алгоритмов. То есть, говоря привычным языком, для выполнения Закона Мура индустрия вынуждена не только продолжать своеобразную "гонку по вертикали" в виде смены техпроцессов, но также увеличивать производительность за счет роста "горизонтальной" сложности архитектур и распараллеливания потоков данных.

Таким образом, наряду с традиционными инвестициями в разработку новых архитектур и усовершенствование прежних многие компании в настоящее время вкладывают значительные деньги в "распихивание" нескольких процессорных ядер на один кристалл. Хорошо это или плохо - покажет лишь время, ибо даже если добиться наилучшего арбитража нескольких ядер и оптимального программное распараллеливания задач, нет никакой гарантии, что овчинка будет стоить выделки, и реальный прирост производительности станет просто смехотворен на фоне, простите, тупого увеличения тактовой частоты. В настоящее время эти вопросы интересуют любых разработчиков процессоров, будь то архитектуры ARM, IA-64/EPIC, MIPS, Power, SPARC, x86 или что-то нетрадиционное.

Впрочем, пора закруглятся со вступлением и переходить к "изюминкам" нынешнего форума, благо, интересных вещей было представлено немало. Наиболее интересными презентациями FPF 04, на мой взгляд, стали следующие:

• Многоядерная архитектура AMD64 в качестве решения для массового рынка (докладчик Кевин МакГрат (Kevin McGrath), калифорнийское отделение AMD по разработке процессорных архитектур)
• Новое поколение архитектуры процессоров от Centaur/VIA (докладчик Гленн Генри (Glenn Henry), президент Centaur Technology)
• Процессоры SPARC64 V/VI с современных серверных серверах (докладчик Аихиро Иноу (Aiichiro Inoue), руководитель отдела Enterprise Server Development Division компании Fujitsu)
• Процессор Sun UltraSPARC IV+ (докладчик Дейл Гринли (Dale Greenley), руководитель отдела разработки UltraSPARC IV+ в компании Sun Microsystems)
• Второе поколение процессоров Efficeon и технологические планы Transmeta (докладчик Дэвид Дитцель (David R. Ditzel), соучредитель и CTO компании Transmeta)
• Первый двуядерный процессор PowerPC от Freescale (докладчик Тоби Фостер (Toby Foster) отдел системных архитектур компании Freescale Semiconductor)

В этом материале отражены доклады, имеющие непосредственное отношение к архитектуре x86, хотя, на самом деле, в рамках форума FPF 04 было заслушано множество других, не менее интересных для специалистов материалов. Перечислю их через запятую (возможно, к рассказу о них мы еще вернемся - если не в отдельных материалах, то уж точно в рамках новостей): I/O процессоры PowerPC 440XX, новое поколение многоядерных SoC-процессоров SiByte от Broadcom, новые мультимедийные расширения процессорной архитектуры ARM, сигнальная обработка в архитектуре MIPS, интеграция процессоров SH-4 с AV/графическими ядрами, инструкции Virtex-4 FX в архитектуре PowerPC, а также многие другие темы.

Теперь - подробно о самом интересном - версиях x86, которые в скором времени попадут в ноутбуки и настольные ПК.

2-процессорные AMD64: 205 млн. транзисторов на 95 Вт

Отдадим должное AMD: чего бы там не показали и не рассказали о других архитектурах, идеи о выпуске 2-ядерных чипов Athlon 64/Opteron уже в следующем году будоражат сознание широкой публики почище заездов Формулы-1. В кои веки компания #2 по "десктопным" процессорам не следует послушно в кильватере лидера, но даже умудряется срезать острые углы, не вляпываться в некоторые тупички Intel, а в последнее время даже умудряется местами диктовать моду. Чем же таким будет интересен новый 2-ядерный чип AMD?

Как известно, впервые идею о выпуске двуядерного процессора специалисты AMD выдвинули еще пять лет назад. Проводивший презентацию AMD Кевин МакГрат с удовольствием показал собравшимся слайды с Microprocessor Forum 1999, где была изложена идея интегрированной многопроцессорности. Правда это или нет, но теперь утверждается, что еще на стадии начальной разработки архитектуры AMD K8 учитывалась возможность ее оптимизации под многоядерный дизайн с симметричной моделью многопроцессорного программирования (SMP, Symmetric Multiprocessing Programming). В качестве плюсов этой архитектуры для оптимизации под 2- и более ядерный дизайн представитель AMD подчеркнул достаточно короткий конвейер K8 - всего 12 стадий для целочисленной арифметики, а также интегрированные в чип функционалов северного моста, что якобы также упрощает переход к многоядерности.

Впрочем, наиболее интересным оказалось заявление представителей о прогнозируемой производительности 2-ядерных чипов Opteron. А она будет превышать возможности нынешних одноядерных чипов на 25 - 50% при меньшей тактовой частоте! Увы, снижение тактовых частот является обязательным условием для баланса производительности и температурного режима чипа. По крайней мере, на первых порах высоких тактовых частот ждать не стоит. М-р МакГрат заявил о том, что первые 2-ядерные чипы Opteron будут иметь тактовые частоты, примерно на 600 - 1000 МГц меньшие, нежели их одноядерные варианты.

Увеличение производительности двуядерных процессоров AMD завязано на реализацию новой архитектуры - AMD Direct Connect Architecture, где ядра, грубо говоря, почти "напрямую" подключаются к периферии и системной обвязке, что уменьшает количество узких мест и всевозможные задержки. Процессорные ядра работают в сочетании с комбинированным интерфейсом системных запросов (SRI, system request interface) и коммутатором, подключающим общий модуль северного моста, состоящий в свою очередь, из трех шин HyperTransport и двухканального 128-битного интерфейса памяти DDR.

Как известно, нынешний 0,13 мкм Opteron имеет площадь кристалла 194 мм кв. По уточненным данным, AMD намерена разместить два ядра поколения K8 примерно на той же площади кристалла, правда, уже с нормами производства 90 нм и применением технологии SOI (Silicon-on-Insulator). Взамен 106 млн. транзисторов у нынешнего чипа Opteron, 2-ядерный дизайн будет составлен из 205 млн. транзисторов. Каждое ядро нового процессора будет обладать 1 Мб собственной скоростной кэш-памяти. При этом, по словам представителей компании, два ядра будут выделять столько же тепла, сколько один нынешний, то есть, TDP (Thermal Design Power) 2-ядерного чипа Opteron останется в рамках 95 Вт, а это значит, что новые процессоры впишутся в уже существующие серверные форм-факторы без каких-либо изменений последних.

Что бы там не случилось с цоколевкой новых процессоров для настольных ПК, AMD намерена выпустить 2-ядерные Opteron под тот же разъем Socket 940. Можно без сомнений говорить о том, что первые 2-ядерные чипы Opteron будут поддерживать память DDR первого поколения, это уточнение прозвучало от Кевина МакГрата во время кулуарных дискуссий в рамках FPF.

В рамках конференции AMD также подтвердила свой предварительный план по выпуску новых 2-ядерных процессоров. Как известно, в настоящее время компания уже имеет "на руках" образцы 2-ядерных чипов, в самое ближайшее время ожидается начало поставок опытных образцов OEM-партнерам, а массовый переход на серийные серверные процессоры Opteron ожидается на протяжении 2005 года. Что касается 2-ядерного варианта для настольных ПК - обновленного Athlon 64 FX (ядро Toledo, в отличие от нового одноядерного Athlon 64 FX с ядром San Diego), появление первых чипов запланировано на вторую половину 2005 года.

Очень интересные цифры были продемонстрированы представителями AMD во время презентации. Точными данными или результатами тестов это назвать нельзя, сам график так и подписан - "ожидаемая производительность". Как видно на иллюстрации по бенчмаркам SPECfp/SPECint/SPEC JBB/SPECweb, если в том же синтетическом тесте SPECfp_rate2000 (арифметика с плавающей запятой) производительность системы на двух одноядерных процессорах принята за 100%, то система на двух 2-ядерных процессорах с рейтингом N-5 имеет производительность более 125%, а показатели такой же системы с рейтингом N-3 составляют порядка 140%. В целочисленной арифметике (SPECint_rate2000) показатели еще выше - более 140% и более 150% соответственно. Представители AMD так и не растолковали систему своих новых рейтинговых оценок реальной тактовой частоты 2-ядерных чипов, однако, если мы решим принять тактовую частоту одноядерного чипа за 2,4 ГГц, двуядерного N-3 за 2,1 ГГц, а такого же N-5 за 1,9 ГГц, то в принципе, такой расклад становится более-менее понятен.

Впрочем, наивно полагать, что все закончится механическим "склеиванием" двух ядер Opteron. На деле, новые чипы будут обладать целым рядом новых достоинств, среди которых уже точно названы следующие:

• Расширение набора инструкций до поддержки SSE3. В 2-ядерных чипах Opteron будет реализована поддержка 10 новых инструкций - horizontal add, horizontal sub, packet add, packet sub, move instructions, dup instructions (в отличие от набора SSE3 от Intel нет MONITOR/MWAIT)
• Добавлена одна новая x87 инструкция - FIST (округление)
• Улучшен модуль аппаратного префетча: достигнута дополнительная оптимизация и минимизированы конфликты между потоками victim- и prefetch-данных
• Сочетание буферизации до четырех потоков записи данных в WC-память
• Три состояния режима экономии энергии - C1/C2/C3

В заключение краткого обзора выступления AMD на форуме FPF 04 нельзя не упомянуть о планах компании. Вот какие задачи в плане усовершенствования архитектуры K8 ставят перед собой инженеры AMD на ближайшее будущее:

1. Более одного чипа на кристалл
2. Интеграция в один чип двух и более контроллеров памяти, с поддержкой DDR2, DDR3, FB-DIMM и других новых технологий памяти, скорее всего, уже не в рамках нынешних дизайнов Opteron/Athlon 64 FX с их "малочисленными" для таких целей 940/939-контактными корпусами. Впрочем, по словам представителей AMD во время прений, не исключено, что для серверных решений AMD просто пропустит DDR2 - тем более, буферированную, и сразу перейдет на FB-DIMM. Для "настольных" чипов Athlon 64 без поддержки DDR2/3 не обойдись, и здесь решения проблемы пока не видно.
3. Увеличение производительности шины HyperTransport
4. Дальнейшее масштабирование степени интеграции ядер на кристалл - до четырех и более
5. Увеличение степени управления энергопотреблением

Такие дела. На этом, пожалуй, рассказ про выступление AMD можно закончить. В качестве основной "морали" 2-ядерной стратегии AMD, пожалуй, можно выдать следующий тезис: IBM была первой со своими 2-ядерными чипами Power4 в 2001 году, HP и Sun представили свои варианты 2-ядерных решений в году нынешнем, но AMD хотела бы стать первым производителем, который запустит такие процессоры на рынок x86 серверов. Что ж, время покажет...