Компания Samsung добавила в свой план по выпуску новых продуктов память 3D DRAM. Информацией об этом производитель поделился на технологической конференции Memcom. Компания планирует представить первый технологический процесс для производства 3D DRAM в течение ближайших четырёх лет.

Источник изображения: Samsung

Крупнейший в мире производитель памяти планирует внедрить производство DRAM с транзисторами с вертикальным каналом (VCT) при переходе на техпроцессы тоньше 10 нм для выпуска памяти, следует из слайда компании, продемонстрированного на конференции Memcom.

Транзистор с вертикальным каналом (VCT) может представлять собой разновидность FinFET, в котором проводящий канал обёрнут тонким кремниевым «плавником», образующим корпус транзистора. VCT также может представлять собой транзистор с кольцевым затвором (GAA), в котором материал затвора окружает проводящий канал со всех сторон. В случае Samsung речь, судя по всему, идёт о процессе производства DRAM на основе FinFET.

От внедрения техпроцесса тоньше 10 нм для производства памяти компанию Samsung отделяет два поколения техпроцессов. Наиболее свежим сейчас является пятое поколение технологии 10-нм класса (фактически 12 нм), которая была представлена в середине 2023 года. Samsung готовит ещё две технологии 10-нм класса, а первое поколение техпроцесса тоньше 10-нм ожидается у производителя во второй половине этого десятилетия.

Источник изображения: Tokyo Electron

Применение 3D-транзисторов для DRAM подразумевает создание и применение конструкции ячеек формата 4F², считающегося с одной из самых эффективных схем расположения ячеек памяти с точки зрения производственных затрат. Производитель оборудования для выпуска чипов, компания Tokyo Electron, ожидает, что производство DRAM с VCT и форматом ячеек 4F² начнётся в 2027–2028 годах. Компания полагает, что для производства DRAM на основе VCT производителям памяти придётся использовать новые материалы для конденсаторов и разрядных шин.

Из предоставленного Samsung изображения планов по выпуску будущих продуктов также становится известно, что компания планирует адаптировать технологию производства многоуровневой памяти DRAM в начале 2030-х, тем самым значительно повысив плотность своих чипов памяти в ближайшие десять лет.

Компания Samsung открыла в США новую исследовательскую лабораторию, сообщает издание The Korea Times со ссылкой на свои источники. Предприятие, расположенное в Кремниевой долине, занимается разработкой технологий оперативной памяти 3D DRAM в рамках программы Device Solutions America. По данным издания, задача новой лаборатории Samsung — вывести компанию в лидеры на мировом рынке памяти 3D DRAM.

Источник изображения: Samsung

3D DRAM представляет собой оперативную память DRAM, которую предполагается производить с использованием технологии трёхмерного размещения транзисторов вместо применяемого сейчас планарного размещения. Цель трёхмерного производственного процесса заключается в более эффективном использовании физических ограничений микросхем путём вертикального наложения дополнительных слоёв ячеек памяти или целых кристаллов друг на друга.

Примером технологии оперативной 3D-памяти может служить технология кеш-памяти 3D V-Cache, которая используется в потребительских процессорах AMD Ryzen X3D, а также в её некоторых серверных чипах. В данном случае 3D V-Cache представляет собой дополнительный слой кеш-памяти 3-го уровня, который наслаивается поверх основного слоя кеш-памяти L3 процессора.

The Korea Times напоминает, что именно Samsung является первой компанией, которая более десятилетия назад представила технологию трёхмерной флеш-памяти NAND, которую компания называет V-NAND. Она и по сей день используется в твердотельных накопителях. Кроме того, другие производители тоже освоили выпуск флеш-памяти 3D NAND, и с каждым годом наращивают число слоёв — в современных чипах их число перевалило за 230.

Технология трёхмерного производства кеш-памяти доказала свою эффективность в процессорном сегменте. Samsung ещё в октябре 2023 года заявила, что трёхмерная структура кристаллов оперативной памяти, производимых с использованием техпроцессов тоньше 10 нм, в перспективе позволит создавать более ёмкие чипы памяти DRAM с плотностью, превышающей 100 Гбит на микросхему.